7月31日，澜起科技正式宣布，率先在业界试产CXL 3.2内存扩展控制器（MXC）芯片。这是全球首款CXL 3.2 MXC芯片，基于PCIe 6.x和CXL 3.2协议规范设计，最高支持64 GT/s数据传输速率。

面对AI大模型参数规模持续膨胀带来的"内存墙"困局，CXL协议通过将内存从CPU本地解耦，实现跨主机的内存共享与池化，被业界视为突破服务器内存容量上限的核心技术路径之一。

双DDR5控制器+RISC-V，打造内存扩展方案

澜起CXL 3.2 MXC芯片支持CXL Type 3规范的CXL.mem和CXL.io协议，集成双DDR5内存控制器，最高支持8000 MT/s的DDR5内存。芯片内部集成了PCIe 6.x PHY、DDR5 PHY以及双RISC-V处理器子系统，可支持开发PCIe标准插卡（AIC）、EDSFF等多种形态的CXL内存扩展产品。

澜起科技总裁Stephen Tai表示，该方案兼具高带宽、大容量和高可靠性，目标直指数据中心和AI基础设施中的规模化落地。

三星电子内存产品规划副总裁Jangseok Choi、SK海力士下一代产品规划负责人Uksong Kang、英特尔高级研究员兼首席I/O架构师Debendra Das Sharma博士、AMD计算与企业AI平台解决方案工程副总裁Amit Goel均发表了合作评论。

目前，澜起CXL 3.2 MXC已成功导入三星、SK海力士等主要内存模组厂商的下一代CXL产品中并完成初步验证，兼容Intel Xeon和AMD EPYC两大主流服务器平台。

CXL产业窗口正在打开

当前，AI算力需求正以前所未有的速度推高内存需求天花板。CXL通过将内存从CPU物理束缚中解耦，允许多台服务器共享远端内存池，有望改变数据中心的内存经济模型。除芯片产品外，澜起科技同步提供完整的SDK及分析测试工具。随着英特尔、AMD下一代服务器平台对CXL协议的原生支持不断深化（AMD Zen 6 "Venice"已确认支持CXL 3.1），CXL内存扩展市场有望在未来两年进入加速放量期。